（原标题：一款颠覆性的RISC-V芯片）

如果您但愿不错常常碰面，宽贷标星储藏哦~

最近，科学家们初度制造出一种非硅制成的柔性可编程芯片。

据IEEE报谈，英国Pragmatic Semiconductor 公司过火共事研发的新式超低功耗 32 位微处治器不错在障碍时运行，并可运行机器学习使命负载。该微芯片的开源 RISC-V 架构标明其成本可能不到一好意思元，使其好像为可衣服医疗电子产物、智能包装标签和其他低价物品供电，其发明者补充谈。

举例，“咱们不错诱惑一种心电图贴片，该贴片在胸部装配有柔性电极，并在柔性电极崇高畅有柔性微处治器，通过处治患者的心电图数据来对心律失常进行分类，”英国剑桥柔性芯片制造商 Pragmatic 的处治器诱惑高等总监 Emre Ozer 说谈。他示意，检测平常心律与心律失常“是一项机器学习任务，不错在柔性微处治器的软件中运行”。

柔性电子产物具有与软材料互相作用的任何诈欺的后劲，举例带领在身上或植入体内的建筑。这些诈欺可能包括皮肤上的诡计机、软机器东谈主和脑机接口。然而，传统电子产物是由硅等刚性材料制成的。

开源、生动、速率富足快

Pragmatic 公司奋力于诱惑一种柔性微芯片，其制酿成本远低于硅处治器。这款新建筑名为 Flex-RV，是一款基于金属氧化物半导体氧化铟镓锌 (IGZO ) 的 32 位微处治器。

尝试用硅制造柔性建筑需要对易碎的微芯片进行特殊封装，以保护它们免受障碍和拉伸的机械应力。比拟之下，用 IGZO 制成的柔性薄膜晶体管不错径直在低温下在柔性塑料上制造，从而镌汰成本。

新的微芯片基于RISC-V辅导集。（RISC 代表精简辅导集诡计机。）RISC-V 于 2010 岁首度推出，旨在通过精简处治器可实行的中枢辅导集来达成更小、更低功耗、性能更好的处治器。

“咱们的最终指标是通过诱惑免许可的微处治器来达成诡计的普及，”Ozer说。

RISC-V 既免费又开源，让芯片联想东谈主员不错幸免与 x86 和 Arm 等私有架构琢磨的不菲许可用度。此外，私有架构提供的定制契机有限，因为添加新辅导平凡受到法则。比拟之下，RISC-V 饱读吹这种改变。

“咱们在联想 Flex-RV 时选择了Olof Kindgren 联想的Serv ... 手脚开源 32 位 RISC-V CPU，”Ozer 说谈。“Serv 是开源社区中最小的 RISC-V 处治器。”

其他处治器也收受柔性半导体制造，举例 Pragmatic 的 32 位PlasticARM以及由伊利诺伊州工程师联想的超低价微法则器。与这些早期建筑不同，Flex-RV 是可编程的，不错运行用 C 等高等讲话编写的编译要领。此外，RISC-V 的开源性质还让盘问东谈主员为 Flex-RV 配备了可编程的机器学习硬件加快器，从而达成东谈主工智能诈欺。

每个 Flex-RV 微处治器齐有一个 17.5 平方毫米的中枢和大要 12，600 个逻辑门。盘问小组发现 Flex-RV 的运行速率不错达到 60 千赫兹，而功耗却不到 6 毫瓦。

系数之前的柔性非硅微处治器齐是在制造它们的晶圆上进行测试的。比拟之下，Flex-RV 是在柔性印刷电路板上进行测试的，这让盘问东谈主员好像看到它在障碍时的发达怎样。Pragmatic 团队发现，当障碍到半径为 3 毫米的弧线时，Flex-RV 仍然不错正确乎行要领。阐明障碍气象的不同，性能在 4.3% 的延缓到 2.3% 的加快之间变化。“需要进一步盘问，以了解标的、场所和角度等障碍条款怎样影响宏不雅和微不雅圭臬上的性能，”Ozer 说。

硅微芯片不错以千兆赫的速率运行，比 Flex-RV 快得多，但 Ozer 示意这应该不是问题。“柔性电子规模的好多传感器（举例温度、压力、气息、湿度、pH 值等）平凡以赫兹或千赫兹的频率运行，运行速率相配慢，”他说。“这些传感器用于智能包装、标签和可衣服医疗电子产物，这些是柔性微处治器将大有裨益的新兴诈欺。以 60 kHz 的频率运行微处治器足以霸道这些诈欺的要求。”

Ozer 和他的团队以为，每台 Flex-RV 的成本可能不到一好意思元。尽管 Ozer 不肯披露成本可能低于一好意思元若干，但他示意，他们笃信如斯低的成本是可能的，“这要归功于 Pragmatic 的低成本柔性芯片制造时刻和免许可的 RISC-V 时刻。”

以下为对于这项时刻的论文全文翻译：

半导体依然对社会产生了相配潜入的影响，加快了科学盘问并鼓励了更大的连通性。异日的半导体硬件将在量子诡计、东谈主工智能和旯旮诡计方面开辟新的可能性，用于网罗安全和个性化医疗等诈欺。就其精神而言，绽开硬件为教育、学术盘问和行业之间的更大结合和调动提供了契机。

这里咱们先容了 Flex-RV，这是一款基于绽开 RISC-V辅导集的 32 位微处治器，收受铟镓氧化锌薄膜晶体管在柔性聚酰亚胺基板上制造，可达成超低成本可障碍微处治器。Flex-RV 还在微处治器里面集成了可编程机器学习 (ML) 硬件加快器，并演示了推广 RISC-V 辅导集以运行 ML 使命负载的新辅导。它经过达成、制造和演示，运行频率为 60 kHz，功耗不到 6 mW。其拼装到柔性印刷电路板上时的功能在平坦和渊博障碍条款下实行要领时得到考证，平均性能变化不低于 4.3%。

Flex-RV 首创了低于 1 好意思元的绽开模范非硅 32 位微处治器期间，并将使诡计看望变得普及化，并解锁可衣服建筑、医疗保健建筑和智能包装中的新兴诈欺。

著述要点

咱们推出了 Flex-RV，这是一款基于开源 32 位 RISC-V 中央处治单元 (CPU) 的 32 位 RISC-V 微处治器，并推广了机器学习 (ML) 功能，收受铟镓氧化锌 (IGZO) 薄膜晶体管 (TFT) 制造，可为新兴诈欺提供超低成本且得当性强的微处治器。

新兴诈欺尚未镶嵌微处治器，举例快速耗尽品（举例智能标签和包装）、医疗保健可衣服建筑（举例智能贴片和敷料）、一次性医疗保健植入物（举例神经接口）和一次性医疗保健测试条（举例横向流动测试、微流体）主若是因为成本和外形尺寸。成本是达成这些诈欺的决定性要素，畸形是在智能标签和商品包装中。

此外，就物理生动性和可障碍性而言，外形尺寸对于医疗保健可衣服建筑和植入物相配要紧。这些新兴诈欺对速率和通讯带宽的诡计要求并不高。这些诈欺中的传感器所需的数据采样率不高于 200 Hz；在某些情况下，采样率不错高达 1 kHz，因此以低时钟频率（举例 <100 kHz）使命的微处治器不错霸道诈欺的诡计要求。

50 多年来，硅 (Si) 一直是诱惑微处治器的基础半导体时刻，在其发展谈路上不断修订性能、面积、功耗和成本，这主要受到摩尔定律的鼓励。在此期间，微处治器的速率从 kHz 普及到 GHz，因为晶体管的几何尺寸从几微米松开到今天的 2-3 纳米，低端微法则器的单元成本高达几好意思元。关联词，对于好多新兴诈欺来说，富利配资微处治器几好意思元的单元成本是行欠亨的。单元成本无法降至不到 1 好意思元的水平有三个主要原因：(1) Si 晶圆厂的成本成本；(2) CPU 辅导集、常识产权 (IP) 许可和非常常性工程 (NRE) 成本；以及 (3) 微处治器芯片封装成本。

1.硅晶圆厂成本：

起先进的硅制造厂需要数百万的成本投资，主要专注于先进节点的高端微处治器（举例 2-3 纳米）。低端微处治器（如镶嵌式系统的微法则器）不错在较旧的传统晶圆厂（>65 纳米）中坐褥，以最大限制地镌汰投资成本。关联词，工场在传统晶圆厂的投资相对较少，这会导致运营和合规成本跟着时刻的推移而增多，同期还会带来环境问题。

2.IP 许可和 NRE 成本：

每个微处治器齐有一个 CPU，它阐明其特定的辅导集架构 (ISA) 实行要领，该架构不错是私有的（举例，Intel 和 AMD 的 x86、Arm 的 ARMvX）或开源的（即 RISC-V）。私有 ISA 提供了老到的生态系统，但许可成本慷慨，况且由于添加新辅导平凡受到法则，因此提供的定制有限。替代有规划包括许可现存 CPU（会产生前期 IP 成本），或诱惑新的私有 ISA，这需要 CPU 联想 NRE 成本和软件器具集诱惑用度，这两者齐会增多单元成本。

3.芯片封装：

硅芯片对环境条款（包括机械应力）敏锐。它们易碎，需要拼装到单独的封装（举例塑料、陶瓷）上以保护它们免受环境影响。芯片流畅、拼装、封装材料和封装芯片测试的成本增多了微处治器的口头单元成本。此外，将刚性硅微处治器镶嵌这些可衣服或可植入建筑之一具有挑战性，因为微处治器的芯片封装将法则建筑在刚性和厚度方面的才智。必须摒除刚性芯片封装材料，以镌汰微处治器的成本并使其在新兴诈欺中具有得当性。

咱们需要一种超低成本、可得当并提供可接受性能的微处治器，以霸道新兴诈欺的要求。为了达成价钱低于 1 好意思元且物理上生动的微处治器，两种援手时刻不错匡助咱们克服畴昔的法则：

1.RISC-V ISA：

必须将低于 1 好意思元的微处治器中 CPU 的 NRE 成本降至最低（举例，ISA/IP 许可）。RISC-V是一种绽开且免费的 ISA 模范，允许任何东谈主诱惑达成 ISA 的 CPU，从而摒除了 ISA 许可费，从而摒除了微处治器诱惑的 NRE 成本。此外，RISC-V 生态系统饱读吹调动，不法则修改或推广（举例，新辅导），使联想东谈主员好像定制微处治器以霸道定制或诈欺需求，而无需承担畸形成本或法则性许可的包袱。

2.IGZO TFT：

低于 1 好意思元的微处治器必须收受替代 Si 的半导体时刻在比 Si 晶圆厂（包括传统晶圆厂）低廉几个数目级且碳足迹更少的晶圆厂中制造，其中的碳足迹是指芯片联想和制造经过中的二氧化碳排放量。

IGZO 是一种金属氧化物半导体材料，可用于使用低温光刻工艺在柔性聚酰亚胺基板上诱惑 TFT 。TFT 是通过在绝缘体基板上千里积半导体、电介质和电极来制造的，而不是在刚性硅晶片上使用掺杂 Si 来诱惑 MOSFET（金属氧化物半导体场效应晶体管）。

Pragmatic的FlexLogic晶圆厂不错制造由 IGZO TFT 制成的柔性芯片或 FlexIC ，与同等 Si 晶圆厂比拟，每个 FlexIC 的碳足迹要低几个数目级。此外，FlexIC 不需要像 Si 芯片那样使用畸形的芯片封装（举例塑料、陶瓷）来保护它们免受机械应力，因为它们不易碎，不错相背障碍等机械应力。这不错将微处治器的单元成本进一步镌汰到低于 1 好意思元的水平，万生优配，万生在线配资，万生正规炒股配资公司，万生优配app下载官网同期还具有障碍功能。

之前曾有过基于柔性基板的非硅微处治器原型。早期的盘问基于使用低温多晶硅 TFT 和有机、混杂氧化物和金属氧化物 TFT 的 8 位 CPU 。鄙人文中，作家?先容了 PlasticARM -第一款基于私有ARM ISA 的 32 位微处治器，该 ISA 使用基于 IGZO 的TFT。

PlasticARM不是可编程微处治器，其片上只读存储器中只运行三个硬连线要领。诚然不是基于柔性基板，但展示了一种源自 RISC-V ISA 的 16 位 CPU，该 CPU 使用互补碳纳米管晶体管在传统硅晶片上构建。除了非硅微处治器外，先前的盘问依然展示了使用在柔性基板上制造的 IGZO TFT 联想和达成的几种ML ASIC（专用集成电路）。

Flex-RV 在三个方面不同于之前的非硅微处治器：（1）32 位微处治器是可编程的，不错运行用高等讲话（举例 C）编写的浪漫编译要领。（2）RISC-V 的开源性质允许使用新辅导推广 ISA，因此 Flex-RV 还具有可编程 ML 加快器，该加快器与 CPU 渊博耦合，并添加了自界说 RISC-V 辅导。（3）咱们通过使用为此使命诱惑的调动时刻（称为旯旮印刷或 OEP）将微处治器裸片拼装到柔性印刷电路板 (FlexPCB) 上，展示了微处治器在晶圆级测试除外的功能，而系数其他畴昔的使命齐是在晶圆级演出示的，无需从玻璃载体上开释并切割。

这么，咱们就不错在运行要领的同期对 Flex-RV 进行物理障碍测试，以考证其在机械应力下的功能。咱们演示了拼装到 FlexPCB 上的 Flex-RV 的功能，并在多个测试要领中量化了其性能。咱们的恶果标明，拼装在 FlexPCB 上的 Flex-RV 不错以高达 60 kHz 的速率运行，同期功耗不到 6 mW，况且不错障碍到曲率半径小于 5 mm 时仍能正确乎行要领。

这项使命开启了下一代智能、普适诡计的大门，其中生动、可编程的处治器与 ML 功能的集成将智能感知镶嵌到日常物品中。

Flex-RV 系统架构

咱们使用开源 Serv RISC-V CPU 来达成微处治器，这是迄今为止诱惑的最小的开源 RISC-V CPU 之一。Serv 是一种位串行 CPU，其中 32 位诡计是逐位实行的，而不是像更典型的 CPU 那样并行实行。这以甩掉性能为代价镌汰了 32 位 RISC-V 处治器的联想复杂性，其低联想复杂性是选择 Serv 手脚 Flex-RV 的 CPU 的主要原因。咱们围绕 Serv CPU 联想了一个浅近的片上系统 (SOC)，以诱惑不错与外界通讯的微处治器。

Flex-RV 被联想为一个浅近的 SOC，由一个 Serv RISC-V CPU 和附加外设构成。手脚 Serv 参考平台诱惑的 Servant SOC 被用作 Flex-RV 的起先。如图1a所示，Servant 包含 Serv CPU、寄存器文献 (RF)、调试开关、多路复用器开关、仲裁器、随即存取存储器 (RAM) 接口、片上 RAM 块和通用输入/输出 (GPIO) 接口。Serv 援手 RISC-V RV32I ISA，它具有 32 个通用寄存器和 4 个畸形的法则和景况寄存器。代码和数据通过调试开关从外部存储器加载到片上 RAM 中。GPIO 接口可用于与外部宇宙通讯（举例高慢器）。

咱们修改了 Servant 中的某些功能来诱惑 Flex-RV，如图1b所示。举例，Serv 经过修改以援手 RV32E ISA，它援手与 RV32I 疏浚的辅导集，但仅使用前 16 个寄存器。咱们删除了调试开关和片上 RAM。由于刻下的 FlexIC 时刻出于面积/功率原因不允许咱们抛弃至极大的片上存储器（举例，>1kB SRAM），咱们选择使用片外存储器来看望代码和数据，因此添加了自界说串行外设接口 (SPI) 或 C-SPI 块来与外部存储器通讯。C-SPI 块从外部存储器取得 32 位 RISC-V 辅导，并对存储器实行 32 位数据加载/存储操作。使用 C-SPI 与外部存储器通讯而不是使用并行数据、地址和法则总线看望它的主要原因是为了减少片外焊盘的数目，从而简化将 Flex-RV 拼装到 FlexPCB 上的经过。C-SPI 块的留意信息（包括内存事务）可在顺序中找到。

咱们还联想了一个可编程的 ML 加快器，它是一个 SIMD（单辅导巨额据）引擎，用于加快现代 ML 算法中常用的矩阵乘法和后处治操作。ML 加快器手脚自界说功能单元 (CFU) 与 Serv 渊博耦合，并在 RV32E ISA 中添加了四条新辅导，以便不错对加快器进行编程。顺序中刻画了 ML 模子、加快器架构、四条新辅导和编程接口的留意信息。

Flex-RV 已使用 RISC-V 架构合规套件针对 RV32E ISA 进行了考证。还诱惑了几个测试基准来考证其功能，这些基准是用 C 讲话编写的（带有一些内联汇编代码），并使用 RISC-V GNU 编译器器具进行编译。测试基准和编译环境的留意信息不错在顺序中找到。

咱们使用 Pragmatic 的 0.6 μm FlexIC 时刻达成 Flex-RV，该时刻收受由 n 型 IGZO TFT 和电阻上拉构成的单极逻辑。芯片达成（即抽象、布局布线、静态时序分析、布局布线后仿真和签核）是使用商用电子联想自动化 (EDA) 器具实行的。RF 是一个双端口阵列，具有一个读端口和一个写端口，阵列大小为 20 × 32 位（或 80 字节）。它使用布局说合顺序通过锁存器达成，以增多阵列的密度（笃定请参阅顺序 ）。芯片的布局和芯片相片如图2所示。测试芯片的芯片尺寸为 9 mm × 6 mm，有 20 个引脚，芯片中装有两个 Flex-RV 微处治器。每个 Flex-RV 微处治器的中枢面积为 17.5 mm2 ， NAND等效门数为 12，596，3 V 时的功耗为 5.8 mW。由于电阻上拉逻辑，5.8 mW 功耗主若是静态的 (99%)。

测试芯片是在 Pragmatic 的 FlexLogic 晶圆厂中制造的，收受薄膜千里积工艺，在厚度为 30 μm 的 200 毫米聚酰亚胺晶圆上制造的，该工艺可创建金属氧化物 TFT 和电阻器的图案层，具有四个可布线的金属层和一个畸形的 RDL（再行散播层），用于将芯片的中枢焊盘再行布线到将成为与外部宇宙接口的外围焊盘。

测试基础设施和恶果

测试基础设施由两个齐全阶段构成：（1）玻璃晶圆测试和（2）FlexPCB 测试。

MicroZed Zynq-7000 现场可编程门阵列 (FPGA) 板用于测试 Flex-RV。FPGA 芯片经过编程以模拟外部存储器，并通过相似在 FPGA 上达成的 SPI 块与晶圆上的 Flex-RV 通讯。编译后的测试基准的二进制文献被加载到 FPGA 上的内存中，FPGA 板重置测试芯片中的每个 Flex-RV，然后它们开动实行每个内核。测试基准的恶果通过每个 Flex-RV 的 GPIO 引脚传输，该引脚通过 FPGA 流畅到个东谈主诡计机 (PC) 的通用异步给与器-发送器 (UART) 接口，以在屏幕上高慢恶果。FPGA 板还为每个测试芯片提供电源、时钟和复位信号。

在第一阶段，使用半自动晶圆探针台（图3a）对晶圆上的测试芯片进行功能测试，以识别功能平常的 Flex-RV。在第二阶段，使用 OEP（一种为这项使命诱惑的新拼装顺序）将第一阶段识别的功能平常的 Flex-RV 拼装到 FlexPCB 上（图3b）。然后，拼装好的 FlexPCB 通过 FPC 流畅器流畅到 FPGA 板（图3c）。基于 FPGA 的测试基础设施和 OEP 拼装经过的留意信息不错在顺序中找到。

图3d高慢了测试芯片中的 Flex-RV 微处治器在 13 个拼装的 FlexPCB 上运行系数测试基准时可达到的最高时钟频率（以千赫兹 (kHz) 为单元）的散播。13 个 FlexPCB 上的平均和最大时钟频率分歧为 52 kHz 和 60 kHz。

终末，咱们在机械应力下考证了 Flex-RV 拼装的 FlexPCB 的功能，并测量了最高可达成时钟频率的变化。机械应力是通过将每个 FlexPCB 沿着与 FlexPCB 流畅器平行的轴（也沿着 Flex-RV 的长度）疗养在非导电圆柱体上来达成的，直到测试芯片障碍到圆柱体的曲率半径。已知 IGZO TFT 不错障碍到 3 毫米的曲率半径而不会损坏，况且器件参数（举例搬动率和阈值电压）在不同的应变情况下会发生变化。然而，这些测试针对的是单个 IGZO TFT 器件，而咱们主要盘问 FlexIC 级别的可障碍性小吏。

现在尚未有盘问解释像 Flex-RV 这么的复杂 FlexIC 单独或在 FlexPCB 上拼装时通电运行时的可障碍性。咱们使用三个不同的圆柱体（半径分歧为 3 毫米、4 毫米和 5 毫米）解释了拼装在 FlexPCB 上的 Flex-RV 的可障碍性，并在拉伸（即芯片的曲率向外）和压缩（即芯片的曲率向内）模式下对其进行测试，如图4a、b分歧所示。系数对包含九个 Flex-RV 微处治器的七个拼装 FlexPCB 进行了可障碍性分析测试。这是一个动态可障碍性测试，因为在芯片中的两个 Flex-RV 微处治器齐在运行测试基准时，会疗养 FlexPCB 并障碍 Flex-RV 芯片——图4c中高慢了一个示例。

当 FlexPCB 平放时，测试基准开动在微处治器上运行。在要领运行时，FlexPCB/Flex-RV 会绕圆柱体障碍至拉伸模式，然后还原至平坦景况。接下来，它们会障碍至压缩模式，然后再还原至平坦景况。每个 FlexPCB 上的 Flex-RV 微处治器齐会叠加此操作两次。

图4d高慢了在三个不同障碍半径下障碍实验的加快恶果。在动态障碍测试期间，当芯片处于拉伸或压缩模式时，在每个 Flex-RV 微处治器上运行测试基准直至完成。咱们在拉伸或压缩模式下测量 Flex-RV 微处治器在系数测试基准中可达成的最高时钟频率，并将其与平坦时可达成的最高时钟频率进行比较，即时钟频率的加快。咱们的恶果标明，当每个微处治器回到其最高可达成时钟频率时，即在两个平坦位置、两个拉伸和压缩模式之间，Flex-RV 微处治器发达出生动性。

咱们还不雅察到两种趋势：(1) Flex-RV 在拉伸模式下运行速率更快，但在压缩模式下运行速率更慢，这归因于建筑（即 TFT 和电阻器）和导线参数（举例电阻和电容）的变化。(2) 跟着曲率半径的减小，其在拉伸模式下的性能会普及。这是因为跟着芯片的拉伸力增多，器件和导线参数会按比例变化，从而普及 Flex-RV 的性能，而在压缩模式下则差异。障碍实验标明，Flex-RV 在 3 毫米的障碍半径下不错平常使命，况且平均而言，与平坦位置比拟，Flex-RV 在拉伸模式下的运行速率不错普及 2.3%，在压缩模式下的运行速率不错镌汰 4.3%。

论断

咱们诱惑了一款低于 1 好意思元、可障碍且生动的微处治器 Flex-RV，它收受基于 0.6 μm IGZO TFT 时刻的非硅时刻，并援手绽开的 RISC-V 辅导集。此外，咱们在 Flex-RV 中加入了可编程硬件加快器，以援手 ML 诈欺。Flex-RV 在低成本、低环境足迹的 FlexLogic 晶圆厂中在厚度为 30 μm 的聚酰亚胺基板上制造，然后拼装到厚度为 45 μm 的 FlexPCB 上，构建超薄诡计系统。咱们的实验恶果标明，Flex-RV 的运行速率不错高达 60 kHz，总功耗不到 6 mW，况且不错在低至 3 mm 的障碍曲率半径内平常运行，运行要领时的性能变化领域平均为加快 2.3% 到延缓 4.3%。因此，它不错霸道快速耗尽品、可衣服建筑和医疗保健建筑中好多新兴诈欺的需求。

Flex-RV是构建不依赖任何传统电子元件的超低成本可障碍诡计机的要紧里程碑。

https://spectrum.ieee.org/flexible-risc-v

https://www.nature.com/articles/s41586-024-07976-y

半导体极品公众号保举

专注半导体规模更多原创施行

珍贵寰球半导体产业动向与趋势

*免责声明：本文由作家原创。著述施行系作家个东谈主不雅点，半导体行业不雅察转载仅为了传达一种不同的不雅点，不代表半导体行业不雅察对该不雅点赞同或援手，如果有任何异议，宽贷琢磨半导体行业不雅察。

今天是《半导体行业不雅察》为您共享的第3900施行，宽贷珍贵。

『半导体第一垂直媒体』

及时 专科 原创 深度

公众号ID：icbank

心爱咱们的施行就点“在看”共享给小伙伴哦